电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug

电源完整性之Cadence Sigrity Power SI_AC阻抗仿真

 

 

之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm=1001.2014.3001.5501).今天接着上一篇文章总结一下电源AC阻抗的的仿真操作流程及一些simulation中的设置参数,用到的时候Cadence Sigrity 中的Power SI组件,下面开始享受仿真的快乐吧:

1.仿真模式选择与文件导入

选择Cadence Sigrity下的Power SI组件,然后先择licence,最后就可以打开我们之前转化好的.SPD文件,或者在不用转化直接打开我们的brd文件。操作如下图:
图片[1]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug

2.设置层叠信息和过孔焊盘参数

层叠信息:每层的介质厚度、材料、介电常数、介质损耗角等,如下图:
图片[2]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
过孔焊盘参数:过孔焊盘的镀铜厚度、材料等,如下图:
图片[3]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug

3.选择仿真的信号网络

今天仿真的是电源的交流阻抗,选择VCC_CPU和VCC_GPU两个电源网络和GND,因为我们PMU输出电源是经过电感,所以电感的两端网络都要选择并且需要把它们归到PowerNets中,设置如下:
图片[4]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
使能相应网络之后,我们需要手动添加一块铜皮把电感短路,操作如下:
图片[5]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
还需要把电感两端的网络扩展一下,点击一个网络右键会有detect extended net,选择相应的网络,把两个网络连接使能到一起,设置如下:
图片[6]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug

4.添加电容模型

因为我们仿真的电源的交流阻抗是和电容密切相关的,不同的电容组合对于电源的AC阻抗是完全不同的,所以我们要对板子上的电容添加相应的模型,来仿真实际的电源阻抗,添加电容模型方法如下(电容库是用Cadance自带的电容库):
图片[7]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
点击完上一步之后会弹出如上图的一个界面:Analysis Model Manager,这个器件库的添加界面,如下设置就会把Cadence自带的电容添加进来:
图片[8]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
加载完之后的电容如下:
图片[9]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
根据自己PCB板上的电容封装和容值选择相应的电容模型相匹配,设置如下:
图片[10]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
匹配好的电容模型,在Status状态栏中显示Validated

5.添加电源Port

在相应的电源的TX和RX端添加Port,设置如下:
图片[11]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
在Negtive PIn 中Link地网络,在Postive Pin中Link电源网络

6.设置仿真频率

设置仿真频率如下:
图片[12]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug

7.开始仿真和仿真结果查看

点击Start Simulation,软件开始仿真,结束之后查看结果如下:
图片[13]-电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-PCB设计社区-FPGA CPLD-ChipDebug
以上是关于Cadence Sigrity Power SI_AC阻抗仿真的过程!
如有错误,希望各位大神留言指正,顺便点个赞👍,感谢!!!
上述的仿真相应的只是一个流程的操作,想要掌握真正的仿真还要加强理论知识,大家一起学习,加油!!!

 

请登录后发表评论

    没有回复内容