信号完整性之Cadence Sigrity TDR仿真操作流程-PCB设计社区-FPGA CPLD-ChipDebug

信号完整性之Cadence Sigrity TDR仿真操作流程

 

 

今天和大家分享一下Cadence Sigrity TDR仿真操作流程,下面一起享受仿真的乐趣吧:

1. 打开SPEED2000,在Mode中选择TDR/TDT Mode,设置如下图:在这里插入图片描述

2. 设置层叠(金属材料、介质材料和相应的层叠厚度)、过孔(镀铜厚度和材料)信息,设置如下图:

在这里插入图片描述
在这里插入图片描述

3. 选择仿真信号网络、电源网络(设置电源的回流网络和电压值)和信号回流网络,设置如下图:

在这里插入图片描述

4. 设置TDR电路模型,如下图:

单端TX的模型设置:
在这里插入图片描述在这里插入图片描述
在这里插入图片描述
单端RX的模型设置:
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

设置好的单端TX和RX模型:
在这里插入图片描述

差分的模型设置和单端的一样:
在这里插入图片描述

5. 创建TDR/TDT端口,设置如下图:

单端的TX添加模型:
在这里插入图片描述
在这里插入图片描述

单端的RX添加模型:
在这里插入图片描述

在这里插入图片描述
差分的模型设置和单端的一样,设置好的差分和单端port:
在这里插入图片描述

6. 选择仿真的端口:

在这里插入图片描述

7. 仿真Mesh设置如下:

在这里插入图片描述

8. 设置仿真时间:

在这里插入图片描述

9. 保存文件,进行仿真:

在这里插入图片描述

10. 仿真结果查看:

在这里插入图片描述
在这里插入图片描述

11. 仿真结果对比:

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
以上是关于Cadence Sigrity TDR/TDT仿真的过程!
如有错误,希望各位大神留言指正,喜欢和学习仿真的朋友可以关注,留言,顺便点个赞👍,我会坚持整理分享和大家一起学习,感谢!!!
上述的仿真相应的只是一个流程的操作,想要掌握真正的仿真还要加强理论知识,大家一起学习,加油!!!

 

请登录后发表评论

    没有回复内容