12.1时序-外部设置和保持时间如何计算?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.1时序-外部设置和保持时间如何计算?

描述

外部设置和保持时间如何计算?

解决方案

用于PAD到寄存器路径的外部设置时间的计算:

TSU(EXT)=T(DATAYPATH)+TSU(INT)-T(CcLogiPATH)
T(DATAYPATH)=最大数据路径延迟
TSU(INT)=内部寄存器的设置时间
T(CcLogiPATH)=最小时钟路径延迟

PAD到寄存器路径的外部保持时间的计算:

Th(Ext)=T(CcLogiPATH)+Th(int)-t(DATAYPATH)
T(DATAYPATH)=最小数据路径延迟
内部寄存器的TH(int)=保持时间
T(CcLogiPATH)=最大时钟路径延迟
外部设置和保持时间的一个例子如下图所示:

Figure 1 - Example Setup & Hold Times
图1 -示例设置和保持时间

有关时序限制的更多细节,请参见时序限制用户指南:HTTP://www. xLimx.COM/Sputto/DooptIs/SWIMANALS/XILIX12121/UG612PDF

请登录后发表评论

    没有回复内容