3.3i基础ISE项目进口商-在Schematic源文件上错误处理BUFG-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.3i基础ISE项目进口商-在Schematic源文件上错误处理BUFG

描述

关键词:ISE,项目进口商,Aldec

紧迫性:标准

一般描述:
SyoPosiS将不会在4K派生器件的BUFG符号前面插入焊盘。
因此,4K家庭将在映射上出错。

解决方案

对于4K、Spartan或SpartanXL设计,通过插入一个
iPad和BUFG之间的IGBF。这将允许实现工具。
完成。然而,专用时钟路径将不被使用,并且定时。
可能会受到影响。

请登录后发表评论

    没有回复内容