【Cadence】Allegro16.6过孔的基本操作-PCB设计社区-FPGA CPLD-ChipDebug

【Cadence】Allegro16.6过孔的基本操作

1.添加过孔

allegro没有单独 放过过孔的功能,只有布线的时候 双击添加过孔。或者通过复制粘贴方式放置。

如果在铺铜上添加过孔可以选择阵列过孔,请参考Allegro添加阵列过孔

2.修改过孔网络

①Logic–〉Assign Net to Via
在这里插入图片描述

②选则你要修改的网络 –〉点击需要更改网络的过孔。
在这里插入图片描述

3.修改过孔大小

批量修改同一类型的所有过孔。

(1)首先选择Generaledit模式,再勾选上Via。

在这里插入图片描述

(2)然后选中一个过孔,通过右键选择 Replace padstack— All instances,
在这里插入图片描述

(3)再弹出的界面中选择过孔类型,点击OK即可。即所有via_16_8的过孔全部修改为via_20_10。
在这里插入图片描述

批量修改被框选的所有过孔。

(1)使用鼠标框选中一些需要修改的过孔(也可以按住ctrl逐个选择),通过右键选择 Replace padstack— Selected instance(s),
在这里插入图片描述

(2)在弹出的界面中选择过孔类型,点击OK即可。即把你选中过孔替换了。

 

请登录后发表评论

    没有回复内容