DR1 使用design integrator例化IP-Anlogic-安路社区-FPGA CPLD-ChipDebug

DR1 使用design integrator例化IP

TD中将RTL添加至工程的方式有三种,详情请参考:[known-link]
在TD工程中,参考《TD User Guide》第3.2节,使用design integrator例化IP。

20250305220820767-image

20250305220824648-image

使用DI创建、导出的工程叫做design,其本质是一个包含了很多 IP 的大型工程。 DI 会根据所有IP的连接关系,生成一个所有IP连接的RTL wrapper。对于IP的操作, 全部在diagram 区域进行,常见的IP操作有:导入IP到design、删除IP,IP端口间连 线、IP 端口导出、地址空间编辑(仅适用于design中例化了带有bus的IP),导入RTL、 导入Design。 该工具的详细使用说明请参考:[known-link]

请登录后发表评论

    没有回复内容