我在使用安路开发板进行开发时，编译出现以下错误：
CRITICAL-WARNING: (PH1_PHY_DDR4_CAL) reference clock pin hctrl_clk of data pin u_uifdma_axi_ddr/u_ddr_phy/u_ddrphy_standard/u_hard_controller_0.delay_cal_en_in_low[1] is dangling or unconstraint with sdc clock. Please check your design and make sure it is on clock.
它的意思貌似是DDR数据引脚的参考时钟悬挂或没进行约束？请问应该如何处理这一问题？我将官方提供的例程中编译貌似也会出现该报错，感谢指导
没有回复内容