论坛标签安路TD教程-ChipDebug

安路TD教程-ChipDebug

安路TD教程-ChipDebug

标签

安路TD教程

帖子 30阅读 3712

本系列教程主要介绍安路TangDynasty(TD)软件的使用方法

帖子数

30

阅读量

3712

等级-LV2-ChipDebug

1个月前更新688次阅读

TD最新版工具和license下载链接及软件安装（包括TD4/5）

对于TD4和TD5是两个分支，并不是说TD4就一定比TD5旧，TD4也一直在更新。如果是用我们的开发板，对于EF2/EF3/EG4我们首推的是TD4的最新版，TD4体积小编译快，不占资源，尤其对于从MCU转过来的用户，一般电脑配置都比较低，TD4完全够用了。我们开发板例程是适配...

评分

等级-LV2-ChipDebug

1个月前更新40次阅读

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？

有些Win7系统在安装18年后的驱动时，设备管理器显示黄色感叹号，并提示“无法验证此设备所需的驱动程序的数字签名，代码52”，是...

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

Win7安装安路AL-Link下载器驱动提示“无法验驱动程序数字签名”代码52怎么办？-ChipDebug

评分

等级-LV2-ChipDebug

5个月前更新49次阅读

安路FPGA如何进行区域约束位置约束（Region Constraint）？

按下Chip Viewer toolbar 中的按钮后， Chip Viewer 进入区域约束管理模式，界面右上方的约束管理器会分类显示在 ADC 文件中定义...

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

+22

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

评分

等级-LV2-ChipDebug

6个月前更新210次阅读

安路TangDynasty(TD)中BRAM 模块IP使用

AL3 系列器件支持嵌入式存储器模块（Embedded Memory Block）。 AL3-10 中包括两类 EMB： EMB9K 和 EMB32K。EMB9K 每块容量 9Kbi...

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

+9

安路TangDynasty(TD)中BRAM 模块IP使用-ChipDebug

评分

等级-LV2-ChipDebug

6个月前更新246次阅读

安路TangDynasty(TD)使用Download工具下载程序（bitstream）

下载流程简介
在成功生成位流文件后，可以将它们载入到 FPGA 芯片的配置存储器或 SPI Flash存储器中。1. 在 FPGA Flow 面板中，...

安路TangDynasty(TD)使用Download工具下载程序（bitstream）-ChipDebug

安路TangDynasty(TD)使用Download工具下载程序（bitstream）-ChipDebug

安路TangDynasty(TD)使用Download工具下载程序（bitstream）-ChipDebug

+5

安路TangDynasty(TD)使用Download工具下载程序（bitstream）-ChipDebug

评分

等级-LV2-ChipDebug

7个月前更新72次阅读

安路Anlogic FPGA复用PROGRAMN、INITN、DONE、TCK TMS TDI TDO为GPIO的方法。

为什么我写了一个电灯程序，引脚配置的时候不能选择81脚，烧进去而且其他三个led也没有效果？
论坛里面有坛友问了这么一个问题
...

安路Anlogic FPGA复用PROGRAMN、INITN、DONE、TCK TMS TDI TDO为GPIO的方法。-ChipDebug

安路Anlogic FPGA复用PROGRAMN、INITN、DONE、TCK TMS TDI TDO为GPIO的方法。-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新18次阅读

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法

先在Constraint点击右键创建多个约束组
然后分别在每个约束组中添加约束文件
然后右键选择要激活的选项

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

安路TangDynasty(TD) 工具设置多个ADC或者SDC约束文件的办法-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新22次阅读

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）

Create Flash File
TD 软件提供 Create Flash File 功能，方便用户在目标位流文件中添加自定义的内容，扩展已有位流文件的功能，...

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

+1

安路TangDynasty(TD) 扩展功能之flash(.bit或.bin文件）中添加自定义内容（Create Flash File）-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新147次阅读

安路TangDynasty(TD)从HDL源码生成比特流（bitstream）的流程介绍——HDL2Bit

在输入设计源文件和约束文件后，下一步进入 HDL2Bit 的设计实现流程。 HDL2Bit流程包括设计读入（Read Design）、 RTL 级优化（O...

安路TangDynasty(TD)从HDL源码生成比特流（bitstream）的流程介绍——HDL2Bit-ChipDebug

安路TangDynasty(TD)从HDL源码生成比特流（bitstream）的流程介绍——HDL2Bit-ChipDebug

安路TangDynasty(TD)从HDL源码生成比特流（bitstream）的流程介绍——HDL2Bit-ChipDebug

+49

安路TangDynasty(TD)从HDL源码生成比特流（bitstream）的流程介绍——HDL2Bit-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新20次阅读

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）

对于 EF2 和 EF3 系列器件， TD 软件支持对位流文件进行 128Bit AES 加密。加密后的文件必须由用户提供的秘钥才能进行解密。此...

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

+4

安路TangDynasty(TD) 扩展功能之位流加密（EF Encrypt）-ChipDebug

评分

等级-LV2-ChipDebug

8个月前发布30次阅读

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）

Update BRAM Data
TD 提供 Update BRAM Data 工具，若只需更新设计中 BRAM 的初始值时，无需重新编译工程，直接修改位流文件中 B...

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

+4

安路TangDynasty(TD) 扩展功能之BRAM数据上传（Update BRAM Data）-ChipDebug

评分

等级-LV2-ChipDebug

8个月前发布28次阅读

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）

对于 Eagle、 EF2/3 系列的 FPGA，在对外部 flash 进行程序加载时，支持 Dual Boot（双启动模式）和 Multi Boot（多启动模式）。...

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

+3

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新80次阅读

安路TangDynasty(TD)功能仿真

TD 支持用户使用第三方工具（如 Synopsys VCS、 Mentor Graphics Modelsim 等）来进行功能验证和时序验证。 TD 提供仿真所需的功...

安路TangDynasty(TD)功能仿真-ChipDebug

安路TangDynasty(TD)功能仿真-ChipDebug

安路TangDynasty(TD)功能仿真-ChipDebug

+3

安路TangDynasty(TD)功能仿真-ChipDebug

评分

等级-LV2-ChipDebug

8个月前发布269次阅读

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程

添加仿真库
以 AL3_10 器件为例， TD 软件自带有仿真模型，并可在 modelsim 进行编译，步骤如下：1. 在 modelsim 的安装目录下，...

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

+13

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

1

等级-LV2-ChipDebug

8个月前更新28次阅读

安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor

这个功能其实就是是JTAG的边界扫描功能，可以用来快速判断管脚本身的好坏。
I/O State Editor 工具可以通过 JTAG 边界扫描指...

安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor-ChipDebug

安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor-ChipDebug

安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor-ChipDebug

+3

安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新238次阅读

安路TangDynasty(TD)中使用内部逻辑分析仪ChipWatcher

ChipWatcher 是安路的内嵌逻辑分析仪，类似于quartus的signalTap, Xilinx Vivado的Integrated Logic Analyzer (ILA), Lattice Di...

安路TangDynasty(TD)中使用内部逻辑分析仪ChipWatcher-ChipDebug

安路TangDynasty(TD)中使用内部逻辑分析仪ChipWatcher-ChipDebug

安路TangDynasty(TD)中使用内部逻辑分析仪ChipWatcher-ChipDebug

+31

安路TangDynasty(TD)中使用内部逻辑分析仪ChipWatcher-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新38次阅读

安路TangDynasty(TD)无需编译修改BRAM数据的工具BramEditor

用户可以使用 BramEditor 从芯片中的 RAM 读取数据，并可对这些数据进行修改，修改后写进芯片，即可看到改动效果。1. 展开 Tools...

安路TangDynasty(TD)无需编译修改BRAM数据的工具BramEditor-ChipDebug

安路TangDynasty(TD)无需编译修改BRAM数据的工具BramEditor-ChipDebug

安路TangDynasty(TD)无需编译修改BRAM数据的工具BramEditor-ChipDebug

+13

安路TangDynasty(TD)无需编译修改BRAM数据的工具BramEditor-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新10次阅读

安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe

在有些情况下重新编译或者加入chipwatch后故障就消失了，这个时候很难debug，或者工程很大编译一次要几个小时，这些情况下就可以...

安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe-ChipDebug

安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe-ChipDebug

安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe-ChipDebug

+4

安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新6次阅读

安路TangDynasty(TD)中内嵌逻辑分析仪ChipWatcher 的菊花链多芯片级联功能

ChipWatcher 现支持多个芯片级联操作，可实现对每个芯片分别进行波形查看。要
对多个芯片级联中的某一个芯片进行波形查看时，首...

安路TangDynasty(TD)中内嵌逻辑分析仪ChipWatcher 的菊花链多芯片级联功能-ChipDebug

安路TangDynasty(TD)中内嵌逻辑分析仪ChipWatcher 的菊花链多芯片级联功能-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新22次阅读

安路TangDynasty(TD)在没有工程的情况下使用 ChipWatcher

在没有工程的前提下，依然可以使用 ChipWatcher 打开已存在的 cwc 文件进行波形查看。需要注意以下几点：1. 需要保证 ChipWatche...

安路TangDynasty(TD)在没有工程的情况下使用 ChipWatcher-ChipDebug

安路TangDynasty(TD)在没有工程的情况下使用 ChipWatcher-ChipDebug

安路TangDynasty(TD)在没有工程的情况下使用 ChipWatcher-ChipDebug

+1

安路TangDynasty(TD)在没有工程的情况下使用 ChipWatcher-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新346次阅读

安路TangDynasty(TD)中进行时序约束的两种方法

GUI界面设置时序约束
GUI界面约束方法相对较易入门，但相比于后面提到的文本约束方法而言不够灵活，功能也不够强大。
有两种方式...

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

+28

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

1

等级-LV2-ChipDebug

8个月前发布37次阅读

安路TangDynasty(TD)创建和使用ADC IP模块

Eagle 系列内嵌有一个 8 通道的 12 位 1MSPS ADC，位于芯片的 BANK8。 ADC 模块需要独立的 3.3V 模拟工作电压和模拟地以及一个独...

安路TangDynasty(TD)创建和使用ADC IP模块-ChipDebug

安路TangDynasty(TD)创建和使用ADC IP模块-ChipDebug

安路TangDynasty(TD)创建和使用ADC IP模块-ChipDebug

+2

安路TangDynasty(TD)创建和使用ADC IP模块-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新395次阅读

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法

GUI界面约束方法
界面约束方法易上手，但效率较低。有两种方式可以打开设置 IO 约束的界面：（必须完成 Syn Opt 的 Read Desi...

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

+19

安路TangDynasty(TD)进行IO约束管脚锁定的两种方法-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新21次阅读

安路TangDynasty(TD)的安装注意事项

软件要求
 TD对于 Linux 系统，软件运行的操作系统要求： Red Hat Enterprise 6.0 及以上版本对于 Windows 系统，软件运行的操作系统要求： Windows 7 Service Pack 1 及以上版本
硬件要求
用户的计算机硬件需要以下配置： 处理器： 2GHz 以上 内存...

评分

等级-LV2-ChipDebug

8个月前更新132次阅读

安路TangDynasty(TD)的工程创建和管理

创建新项目：
1. 选择 Project → New Project... 此时会弹出新项目对话框2. 指定所创建项目的存储路径并输入项目名称3. 选择 De...

安路TangDynasty(TD)的工程创建和管理-ChipDebug

安路TangDynasty(TD)的工程创建和管理-ChipDebug

安路TangDynasty(TD)的工程创建和管理-ChipDebug

+16

安路TangDynasty(TD)的工程创建和管理-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新64次阅读

安路TangDynasty(TD)中如何生成自定义IP？

在 FPGA 的设计过程中，用户若不愿让第三方看到自己的源代码，可以对设计的源代码实施保护措施，即将源代码单独做成一个 IP 模...

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

+2

安路TangDynasty(TD)中如何生成自定义IP？-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新154次阅读

安路TangDynasty(TD)创建PLL锁相环示例

以 PH1A100SFG676为例，其它器件类似， PH1A100SFG676 器件提供了 20 个 PLL，可以实现高性能的时钟管理功能，同时适用于各种...

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

+8

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新195次阅读

安路TangDynasty(TD)配置生成创建IP的方法

IP 生成器是一个创建 IP 核的图形交互设计界面。用户可以在 IP 生成器中对所选 IP进行配置，并自动生成相应的 IP 模块。目前支...

安路TangDynasty(TD)配置生成创建IP的方法-ChipDebug

安路TangDynasty(TD)配置生成创建IP的方法-ChipDebug

安路TangDynasty(TD)配置生成创建IP的方法-ChipDebug

+5

安路TangDynasty(TD)配置生成创建IP的方法-ChipDebug

评分

等级-LV2-ChipDebug

8个月前更新36次阅读

安路TangDynasty(TD)导出 tcl 脚本

软件支持使用 tcl 脚本运行 Flow，可减少用户界面操作。工程运行 flow 后会自动生成 prj_name_Runs 文件夹，默认包含 syn_1 和 ...

安路TangDynasty(TD)导出 tcl 脚本-ChipDebug

安路TangDynasty(TD)导出 tcl 脚本-ChipDebug

安路TangDynasty(TD)导出 tcl 脚本-ChipDebug

+2

安路TangDynasty(TD)导出 tcl 脚本-ChipDebug

评分

等级-LV2-ChipDebug

8个月前发布71次阅读

安路TangDynasty(TD)源文件管理

新建文件
1. Source → New Source
2. 选择生成文件的类型： Verilog, System Verilog, VHDL, VHDL Package, MIF,Verilog Test...

安路TangDynasty(TD)源文件管理-ChipDebug

安路TangDynasty(TD)源文件管理-ChipDebug

安路TangDynasty(TD)源文件管理-ChipDebug

+25

安路TangDynasty(TD)源文件管理-ChipDebug

评分