3.1i VIETEX II PAR PAR挂起,同时路由PWR/GND网在VIETEX II设计中。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i VIETEX II PAR PAR挂起,同时路由PWR/GND网在VIETEX II设计中。

描述

关键词:VIETEX II、PAR、PWR/GND、吊挂、路由

紧迫性:标准

一般描述:
当实现包含ViTEX II乘法器和ViTEX II乘法器的ViTEX II设计时
512×32块RAM配置,PAR可能在试图路由压水堆时挂起
或GND网。

问题涉及ViTEX II硬件、块和乘法器这一事实。
共享引脚。砂矿不正确地放置BRAM和乘法器在冲突中。
位置,这导致路由资源的争用。不可路由的存在
连接导致明显的路由器挂起。

解决方案

此问题计划固定在下一个3.1i服务包中:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新. 第一
包含修复的Service PACK是3.1i Service PACK 7。

请登录后发表评论

    没有回复内容