【提问】请教如何解决使用clocking wizard生成时钟抖动很大-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回答1
    只看作者
    最新最热
    • jinghang的头像-ChipDebugjinghang等级-LV1-ChipDebug1
      这个生成的时钟在最开始locked信号没有active时就是要抖动的吧。后面所有逻辑要用locked进行复位才行。要是locked稳定之后还抖动，那就不是这个问题了。
      13天前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面