3.3.06i VelTECT-E时钟偏移升级后升级到Service PACK 6-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.3.06i VelTECT-E时钟偏移升级后升级到Service PACK 6

描述

一般描述:

升级到Service PACK 6之后,大型VIETEX-E设计可以展示出来。

明显增加的时钟歪斜,如静态时序分析报告。

解决方案

这个问题被安排在下一个3.1i服务包中。

可在:HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新。

包含修复的第一个服务包是3.1i Service PACK 7。

请登录后发表评论

    没有回复内容