【Cadence】从嘉立创导出封装到Allegro-PCB设计社区-FPGA CPLD-ChipDebug

【Cadence】从嘉立创导出封装到Allegro

所需工具软件:

Altium Designer 18 ; Cadence 16.6 ; 立创EDA. 

操作步骤 (嘉立创–>Altium Designer–>Cadence)

1.立创商城里搜索自己所需要的器件,数据手册:下载文件—->立即打开在这里插入图片描述

2.选择封装,导出->Altium Designer… 然后勾选我已知晓,点击导出Altium… (可以修改一下导出文件的名字)
在这里插入图片描述

3.使用AD软件打开刚从嘉立创下载的封装文件 ,点击文件–>另存为,选择PCB ASCII File文件类型,点击保存
在这里插入图片描述

4.打开allegro软件 ,导入AD刚保存的封装文件。
在这里插入图片描述

5.导出PCB中的封装。(可以自己建一个封装的文件夹)

在这里插入图片描述

6.预缆allegro自己保存的封装库文件
首先在工程里面设置好刚才保存的文件路径。
在这里插入图片描述

padpathpsmpath都需要添加上。

在这里插入图片描述

勾选上Library
在这里插入图片描述

勾选上要预览的封装,鼠标放入pcb中就可以显示了。(不清楚封装的也可以用这方法预览确认一下)
在原理图中填上封装名字就可以用啦。
在这里插入图片描述

7.最后一提
本来还打算写一下导出原理图的,后来尝试了很多方法都没有成功导出,网上很多cadence17.4的教程,我使用是16.6版本没有成功,暂时就这样了,以后升级了版本再补上吧。

 

请登录后发表评论

    没有回复内容