![图片[1]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171538630-wxsync-2025-07-e418cf5bf5d95dd2f8c87b1ce2fcc983.jpeg?v=1752657338)
微信公众号:芯片之家(ID:chiphome-dy)
![图片[2]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171538774-wxsync-2025-07-b91f7abb1bb72f9eec9740c69f023b74.jpg?v=1752657338)
![图片[3]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171538918-wxsync-2025-07-03cf6d7354443e99f9efc4aa4a952e72.jpg?v=1752657339)
![图片[4]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171539213-wxsync-2025-07-e3d5372c10aac4d11b3aad7080fb7320.jpeg?v=1752657339)
![图片[5]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171539331-wxsync-2025-07-9574ee56b2a36b471e136771d3c482ed.jpeg?v=1752657340)
![图片[6]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171540278-wxsync-2025-07-b7e734f2d71ab443712f0af044cda244.jpg?v=1752657340)
2、一个三维建模软件(UG,GREO,SOLIDWORK等)。
3、一个渲染软件(可以选择2建模软件中自带的渲染器,也可以用3DMAX,MAYA ,Keyshot等)。
我这边使用的软件工具情况如下:
AD软件:AD17.1.5
建模软件:SolidWork2016
渲染软件:Keyshot6
下面以上图白色的PCB板也就是我做的一款智能小夜灯(如下图)的电路板为演示介绍PCB渲染的步骤。
![图片[7]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171540295-wxsync-2025-07-a3d3945dfb79bae47623e4233c84295f.png?v=1752657341)
一、使用AD打开PCB,切换到AD的三维模式观察电路板的3D封装是否完整。因为后面的操作是很费时的,如果在后面才发现有错漏那么需要回来重新操作就很浪费时间了。
![图片[8]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171541453-wxsync-2025-07-60462790d8669bf11dd3afaec8ce0d20.gif?v=1752657342)
二、采用较新版本AD才有的PARASOLID选项进行导出,具体步骤如下图:File(文件)——>Export(导出)——>PARASOLID保存为.x_t格式。
![图片[9]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171542489-wxsync-2025-07-4341e99249b69e3fb0738351aa52c713.gif?v=1752657343)
![图片[10]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171543103-wxsync-2025-07-03237359a77a917623cb0a5214924c2a.gif?v=1752657344)
![图片[11]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171544970-wxsync-2025-07-74949f282cdc3a81e4ee08ab57c0252b.gif?v=1752657345)
五、在Solidwork的左边列表找到PCB的board板身(其他三维软件可按照实际情况进行操作),点击鼠标右键选择让PCB半透明化。然后我们就发现原来PCB的敷铜和走线是被隐藏在了PCB板身的内部了。我们可以使用三维软件的评估工具对线路隐藏的深度进行测量。这里测量到的深度是0.04mm。
![图片[12]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171545285-wxsync-2025-07-b0db8be33bc70b7e09d1785697c871d1.gif?v=1752657346)
![图片[13]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171546954-wxsync-2025-07-a1bd7e4db4c4515fd272ffaa177c94ac.gif?v=1752657347)
![图片[14]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171547562-wxsync-2025-07-1269c883f51662b6755042ce7e0c0ead.gif?v=1752657348)
![图片[15]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171548425-wxsync-2025-07-132d776bbb67f14f66d8c5576c49d9d3.gif?v=1752657349)
![图片[16]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171549759-wxsync-2025-07-1c58ef8460084cd0ddad1a7a570fb998.gif?v=1752657350)
十、材质贴好后,就是调整环境和灯光,摆好PCB的角度或者说造型准备渲染。点击了渲染菜单后我们可以在软件中选择出图的尺寸,是否带透明以及使用多少的CPU资源等,最后我们可以选择渲染的方式,我一般是选择定时的方式,给一个比较合适的时间。然后直接后台渲染。接着就会漫长的等待了。如果对出图不够满意也可以对图片进行一下修图。
![图片[17]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171550469-wxsync-2025-07-0e31e814189a0b22021f5df3c6dd5899.gif?v=1752657351)
总结:
整个操作步骤,最关键的有两点:
1、必须使用AD17.1.5以上的PARASOLID选项导出内含完整敷铜和走线信息的.x_t文件。
2、利用三维软件把电路板模型板身的“表皮”切除,使得内置的敷铜和走线得以显现出来。
其他的操作可以按照各自使用的软件自行操作即可。
最后欣赏一下为了写这次的教程进行渲染的出图:
![图片[18]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171551241-wxsync-2025-07-b7e734f2d71ab443712f0af044cda244.jpg?v=1752657351)
![图片[19]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171551719-wxsync-2025-07-6d0ab71603feb02f2d5b5a655108fc5e.gif?v=1752657351)
![图片[20]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171551568-wxsync-2025-07-4df383d175788d98187f31501bb95ca0.jpg?v=1752657351)
![图片[21]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171552571-wxsync-2025-07-b7a508b1616110a1eb6eae819a1ae967.gif?v=1752657352)
特别推荐
![图片[22]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171552408-wxsync-2025-07-2bb95d1caf272e64976926deaa1f5376.jpg?v=1752657353)
![图片[23]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171553652-wxsync-2025-07-e406755026c57709e63385c3c941a2e0.jpg?v=1752657353)
推荐阅读
▼
电子漫画系列,更新九张图片。
【最强干货】618个3D封装免费分享
【干货第二波】一大波3D封装免费分享
贴片电容国内外品牌
DC-DC电源芯片国内外品牌大汇总
几毛钱的32768晶振,这也能写出一篇干货?
车牌识别控制板原理图+PCB+3D齐全无私分享
【视觉盛宴】你没见过的电子元器件的另一面!
完全由C编写,高度可移植,超级牛逼的菜单架构!
【视频】老外教你三极管和MOS管的通电效应,我就不信还有不懂的!
![图片[34]-万众期待!同学,你要的AD PCB带原生线路敷铜渲染教程来了!-PCB设计社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2025/07/20250716171555203-wxsync-2025-07-d558cd14ef276b7da1117bdd80113ea6.jpeg?v=1752657355)