undefined reference to ‘trap_entry’XL_易灵思FPGA2个月前更新70 客户新建的工程,报undefined reference to ‘trap_entry’,这是因为程序中调用了trap_entry,但是在makefile中缺少 “${STANDALONE}/common/trap.S”
没有回复内容