请教一下前辈，
1.FPGA为什么换一个线就绕线失败
当前资源占用：
swd 下载口引出在1.8v的IO上，想换一个3.3V的引脚，结果发现只修改了IO约束其他未修改，发现，未改前2个小时能综合成功，改之后，综合了7个小时之后报fail了，这是为什么？？？？
请各位前辈答疑解惑
请教一下前辈，
1.FPGA为什么换一个线就绕线失败
当前资源占用：
swd 下载口引出在1.8v的IO上，想换一个3.3V的引脚，结果发现只修改了IO约束其他未修改，发现，未改前2个小时能综合成功，改之后，综合了7个小时之后报fail了，这是为什么？？？？
请各位前辈答疑解惑
没有回复内容