如何在GUI模式下使用Active-HDL莱迪思版？

要运行Active-HDL莱迪思版独立GUI，您可以执行该命令
avhdl
从DOS命令窗口。以下是用于模拟Verilog设计的示例宏文件。
avhdl

命令与Modelsim兼容，但有一些小的例外。
我们通常建议在宏文件中使用“design create”和“design open”代替“vlib”命令，如下所示。

设计创造工作。

设计开放的工作

cd .. \ ..

设置SIM_WORKING_FOLDER。


vlog -v2k -work ./work file1.v file2.v file3.v top.v

• vsim work.top -L ovi_ecp2 -PL pmi_work
• 在上面的宏文件中，file1.v，file2.v，file3.v和top.v是设计文件。
• top是顶级设计。
• 该示例假设您的目标是LatticeECP2家族。
• “ovi_ecp2”是Lattice ECP2的预编译verilog库。
• 其他莱迪思系列的预编译FPGA Verilog库包括：

ovi_sc

ovi_ec

ovi_xp

ovi_ecp

ovi_machxo

ovi_xp2

以下是用于模拟针对Lattice ECP2系列的VHDL设计的示例宏文件。


设计创造工作。

• 设计开放的工作
• cd .. \ ..
• 设置SIM_WORKING_FOLDER。
• vcom -work ./work file1.vhd file2.vhd file3.vhd top.vhd
• vsim work.top -L ecp2 -PL pmi_work
• 其他莱迪思系列的预编译FPGA VHDL库包括：

SC
。EC
。XP
。ECP
。的MachXO
。XP2