在绘制原理图的时候,元器件只显示标号和值,一般不显示封装信息,如图,这篇文章讲述如何处理元器件的封装信息并显示出来。
![图片[1]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124800122-91760503680.png?v=1760503680)
在原理图中元器件的封装信息绘制有三种方法:
- 单个元器件编辑并显示;
- 整个原理图工程批量设置显示元器件的封装(不能设置显示);
- 创建元器件的原理图库时直接设置封装并显示;
1.单个元器件编辑并显示
![图片[2]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124802540-51760503682.png?v=1760503682)
![图片[3]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124805565-71760503685.png?v=1760503685)
填写该元器件封装:
![图片[4]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124808882-11760503688.png?v=1760503688)
设置封装显示出来:
![图片[5]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124810262-101760503690.png?v=1760503690)
![图片[6]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124811912-101760503691.png?v=1760503692)
![图片[7]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124814612-41760503694.png?v=1760503694)
![图片[8]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124816853-51760503696.png?v=1760503696)
2.整个原理图工程批量设置显示元器件的封装
可以批量设置相同类型器件显示开启!
![图片[9]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124817993-51760503697.png?v=1760503698)
![图片[10]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124820750-41760503700.png?v=1760503700)
![图片[11]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124821211-91760503701.png?v=1760503702)
![图片[12]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124823341-101760503703.png?v=1760503703)
3.创建元器件的原理图库时直接设置封装并显示
![图片[13]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124824496-61760503704.png?v=1760503704)
在元器件的原理图库编辑页面进行如下操作:
![图片[14]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124825297-71760503705.png?v=1760503705)
![图片[15]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124827645-71760503707.png?v=1760503707)
![图片[16]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124828389-81760503708.png?v=1760503708)
保存退出,在原理图页重新放置,放置的时候如出现问题,请参考【Cadence】8 – OrCAD绘制原理图 – 修改原理图库后再放置元器件出错的解决方法:
![图片[17]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124829960-01760503709.png?v=1760503710)
双击该器件查看属性:
![图片[18]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124831865-01760503711.png?v=1760503711)
然后让其显示出来:
![图片[19]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124832265-91760503712.png?v=1760503712)
![图片[20]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124833643-61760503713.png?v=1760503713)
![图片[21]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124835155-01760503715.png?v=1760503715)
![图片[22]-Cadence每日一学_08 | OrCAD绘制原理图 – 元器件封装FootPrint信息处理及显示-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/10/20251015124836469-01760503716.png?v=1760503716)





没有回复内容