11.1个约束——我如何将四个SRL16组件锁定到一个CLB中?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

11.1个约束——我如何将四个SRL16组件锁定到一个CLB中?

描述

如何将四个SRL16组件锁定在一个CLB中?

解决方案

您可以通过在“.UCF”文件中实例化四个SRL16组件来实现这一点,因为这些组件是基元。

例如:

由项目导航器创建的μ*uCu*uCF文件

NST“I7”HuySt集=GLUP1;

NST“I8”HuySET=GLUP1;

“I7”RLC= R0C0.S0;

“I8”RLC= R0C0.S0;

NST“I11”HuySET=GLUP1;

NST“I12”HuySET=GLUP1;

“I11”RLC= R0C0.S1;

“I12”RLC= R0C0.S1;

“I11”rOrgOR原原素= R10C4;

在上面的例子中:

-最后一行是可选的。

-I7、I8、I11和I12是四个SRL16组件。

请登录后发表评论

    没有回复内容