3.1I核心发生器-乘法器生成器V3:顺序类型:给出错误的输出结果。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1I核心发生器-乘法器生成器V3:顺序类型:给出错误的输出结果。

描述

关键词:核心发生器,COREGEN,乘法器,MultTyGyV3,顺序,
输出宽度。

紧迫性:标准

一般描述:
当使用Xilinx核心发生器乘法器V3Y0时,类型设置为
“顺序”,如果输出不能给出正确的输出结果
宽度小于所需的最小宽度。

解决方案

当使用顺序乘法器时,所需的最小输出宽度
可以使用以下公式计算:

如果C.ByType =签名,
宽度=CyBaTa+Cb-宽+ 1 +(CyBaAT*(NUBROBY CROCKS-1));
否则,如果cbbyType =未签名,
如果CbBy宽度=1,
宽度=CyBaAT+Multu-符号+ 1 +(CyBaAT*(NUBROBY CROCKS-1));
否则,
宽度=CyBaTa+Cb-宽+ Multy+符号+ 1 +(CyBaAT*(NUBROBY CROCKS-1));

哪里:

CbByType = B输入符号类型
宽度=需要的最小输出宽度
CYBAAT=舍入(CY-AxWeld/CKKY-CyrEsSyPurl输入)
宽度为B输入的宽度
数字时钟=
MultyBoeRead=1,如果CyAyType由YON PIN签署或控制,则为0

(每个成功的核心一代都将输出一个将要运行的CoeLayNAM.xCo文件。
包含上述参数。

如果选择比上述要求的数字小的输出宽度,则乘法器
将自动丢弃最低有效位以达到所选择的输出宽度。
这可能导致不期望的输出结果。

这个一般规则可能会导致比实际需要的输出宽度更大。偶数
如果是这种情况,您仍然必须选择最小输出大小,但只有
需要最低有效位需要连接到电路的其余部分。

请登录后发表评论

    没有回复内容