3.1IHDL BeCHer–配置语句处理不正确

描述

关键字：配置、语句、HDL、本彻

紧迫性：标准

一般描述：
当HDL Bunter与包含配置语句的设计一起使用时，每当执行功能或时序仿真时，必须修改配置语句。

例如：

为所有：DekDrdPoto使用配置工作。
结束；

如果它包含在原始设计文件中，则不会被复制到测试台上。

如果使用多个核，则必须重复类似的线。这不仅是一个冗长乏味的过程，而且还会引起其他问题。

解决方案

在4.1i软件中，配置语句被删除，因为VHDL流更类似于Verilog流。

因此，HDL BeNever不会有任何改变。