为什么跟踪和性能分析器在设计的最大频率(FMAX)上不一致?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug

为什么跟踪和性能分析器在设计的最大频率(FMAX)上不一致?

位置和路径跟踪和性能分析器是用于两种不同功能的两种不同的工具。
路径和路径用于跟踪设计时的时序。它也在位置和路径之后被用来创建一个报告文件,它解释每个偏好的时间。
性能分析器用来查看设计路径以了解数据路径的延迟。
对于最坏情况路径,这两个结果可以不同。这就是原因。跟踪计算每个时间偏好的最坏情况路径。对于.LPF文件中的每个时序偏好,跟踪将列出最坏情况路径。在计算路径跟踪时,使用时钟输出、数据路径延迟、输入设置和时钟偏移,并克服来自偏好的约束。性能分析员在分析设计时不使用首选项。它只关注数据路径延迟。最坏情况路径是从最长的数据路径延迟向下列出的。

请登录后发表评论

    没有回复内容