基础IS3.3.1SP6:HDL转换器：即使在属性中选择VHDL，也可以将文件转换为Verilog

描述

基础，ISE，3.1I，HDL，转换器

一般描述：

当尝试使用HDL将ABEL/AHDL文件转换成VHDL时

在创建ISE的转换器中，输出文件总是Verilog文件。

解决方案

对这个问题唯一已知的解决方法是运行XPATH。

程序从命令行使用-VHDL开关。