ViTEX/-E/-II/II PRO，SpartanII/-IIE，SPARTAN-3 -在时钟/数据输入上有滞后现象吗？什么是价值？

描述

ViTEX、ViTEX-E、VIETEX II、VIETEX II PRO输入有滞后现象吗？

（滞后是指在产生逻辑变化时所需的输入电压电平的变化。）

如果输入电压通过过渡点（～1/2 VCCO）而略微超过一点，则逻辑从0变为1。输入电压必须通过中心和向下移动超过“滞后规格”的逻辑从1回到0。

少量的滞后使得部件更加坚固，并且对SI问题（接地弹跳、噪声）更具抵抗力。

解决方案

对。VilTEX-E、ViTEX II、VyTEX-II PRO或SMTAN-IIE、SPARTAN-3单端I/O（LVTTL、LVCMOS）时钟/数据输入具有100 mV的滞后。

在ViTEX或SpartanII中，LVTTL的滞后为150 mV；对于LVCMOS，其为100 mV。

注意：迟滞不适用于差分I/O输入（具有差分Op Amp的输入），如HSTL和LVDS。这些输入使用比较器来保证VIH/VIL电平；在这些输入上的迟滞非常小（小于10毫伏）。