4.1i ViTEXII PAR砂纸错误:“位置:XPLSTBTASKMinCt.C:47∶1.13”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i ViTEXII PAR砂纸错误:“位置:XPLSTBTASKMinCt.C:47∶1.13”

描述

关键字:PASE、PASER、XPLSTBTASKKMITCH.C、472、Matter、I/O、IO、标准

紧迫性:标准

一般描述:
ViTEX II砂纸错误:

内部错误:布局:XPLSTBTASKMITCH.C:422: 1.13 – Matcher没有找到解决方案。

发现的问题是,涉及的I/O标准的组合是不可能合法的。

解决方案

描述故障原因的适当用户错误被安排在4.1i之后的下一个主要版本中。

请登录后发表评论

    没有回复内容