3.1i ViTEX II PAR砂纸忽略了IOBs的LOC约束。

描述

关键词：PAR，约束，ViTEX II，时钟，IOB，PCF，忽略，位置

紧迫：热

一般描述：
我的ViTeX II设计似乎成功地通过了路径和路径，但最终以IOB放置与PCF文件中的LOC约束冲突。

这可以通过在FPGA编辑器中加载PCF文件的设计和寻找这种类型的消息来进行检查：

解决IOB & lt；CLK & gt；必须放置在现场F13。
从站点D11中卸载IOB CLK。
从站点F13中替换IOB TXCLK。

这个问题与一些时钟组件不是LOC D（一个优化时钟的算法）有关。
放置违反了LOC约束。

解决方案

这个问题将被固定在版本4.1i，这是目前计划在2001年8月发布。

在此之前，可以通过确保所有时钟组件（BufgMUX和DCMS）为LOC’D来避免这个问题。