3.1i XST-XST在BufGMUX之后插入BUF。

描述

关键词：XST，BuffgMUX，BUF，切片，ViTEX II，额外

紧迫性：标准

一般描述：
当使用VSTEXII的BufGMUX通过XST运行ViTEX II设计时，XST在路径中插入额外的BUF。这会导致路径中的额外延迟。

注意：这个问题在4.1i版本中是固定的。

解决方案

一

VHDL解决方案：

库IEEE；
使用IEEE.STDYLogiCy1164.ALL；

实体BuffgMuxFIFF是
端口（D）：在STDYLogic中；
CLK：在STDYLogic中；
问：输出STDYLogic）；
结束实体；

BuffgMuxFIFF的建筑BuffgMuxFujARCH

属性Max扇出：字符串；
CKKY-It的属性Max扇出：信号为“100000”；

属性保持：字符串；
CKKIN的属性保持：信号是“真”；

组件BuffgMUX是
端口（I0）：在STDYLogic中；
I1:在STDYLogic中；
在STDYLogic中；
o：输出STDYLogic）；
端部元件；

信号接地，CKKIN：STDYLogic；

开始

地面& lt＝“0”；

BuffgMUXYNST：BuffgMUX端口映射（CLK，地，地，CLKJIN）；

进程（CKKIN）开始
如果CkkIn事件和CkkIn＝“1”，那么
q＝D；
如果结束；
结束过程；

架构结束；

二

Verilog解决方案：

模块BUFGMUXIFF（D，CLK，Q）；

输入D，CLK；
输出Q；

线接地；
/CalkIn保持综合属性为“真”
/CalkIn的综合属性最大值为“100000”

Req；

分配地= 1’B0；

BufgMUX GugGuMxxInST（.I0（CLK），I1（地）），S（地），O（CLKJIN）；

总是@（PaseLeClkIn）q & lt；= d；

终端模块