描述
VITEX-E数据表中的PIN显示，某些LVDS引脚，特别是标有“IOIL LVDSYDLL”的引脚可以用作差分I/O对的N和P侧。
例如，在FG256封装中，具有函数IOYDLLYL52P的引脚N9是全局差分时钟对0的N侧，并且它也是差分对52的P侧。
PIN如何既可以N又可以P？数据表出错了吗？如果可能的话，差分管脚如何存在于不同的Bank中？（例如，FG256封装的差分对52包括在Bank4中的引脚N9和在Bank5中的引脚T8）。
解决方案
数据表是正确的。
时钟引脚是特殊的，因为常规的GCK引脚不能用作LVDS引脚。γ
全局时钟输入缓冲器可以与相邻IOB组合以形成LVDS或LVPECL时钟输入缓冲器。P侧驻留在GCKPAD位置，并且N侧驻留在相邻的IOIL LVDSYDLL中的任一个，也可以用作简单时钟或DLL反馈。
IOVLVDSYDLL引脚可以是N或P引脚相对于LVDS，但它们只能是N的差分时钟。
它是差分对可能在不同的Bank-这些引脚落入相邻的Bank。如果它们是双向I/O或输出，则Bank电压必须是相同的。
注：关于特定器件/封装组合的PIN号/ PIN名称的信息，请参阅数据表中的PIN OUT表：
没有回复内容