3。FPGAExpress-我如何防止全局缓冲区插入（保持BUFGs不被推断）？

描述

关键词：预防、全局缓冲、插入、插入、BUFG

紧迫性：标准

一般描述：
如何防止全局缓冲区插入（即，如何保持BUFGs不被推断）？

解决方案

一

有两种方法可以做到这一点。（第一种是首选方法。）

方法1

1。在独立模式下打开FPGAExpress。

例如，在Windows机器上：

启动& GT；程序-GT；Xilinx基础系列-GT；配件- FPGAExpress

2。创建一个项目并综合你的设计。

三。在“芯片”窗口中突出显示一个文件。

4。打开工具的约束编辑器通过综合-gt；编辑约束

5。转到端口选项卡。

6。在“全局缓冲区”栏中，选择“避免使用BUFGs”，以避免所有的时钟网络。

7。如果您希望所有的时钟网络在未来避免BUFGs，请在关闭约束编辑器之前进行以下更改：

在“全局缓冲区”栏中，在“.lt；默认& gt”的网络旁边选择“不使用”。

二

方法2（对于无法访问约束编辑器的用户）

这种不太精确的方法不需要约束编辑器，而是使用FPGA Express的命令行版本。

1。在独立模式下打开FPGA Express，并在优化并导出NETLIST后导出脚本。

（从FPGAExpress中，转到Studio & Gt；导出脚本）。

2。插入这条线

StaspPADIL缓冲区“不使用”&时钟名称& GT；

就在优化Spice命令之前（见下面的例子）。

三。在FEYS壳中运行脚本。（它位于%xilinx%\Syth\Bin-Win32 i——这是FPGA Express命令行shell）。它非常类似于UNIX，因此简单地“CD”到脚本目录并运行“源脚本.FES”。

FPGAExpress示例脚本：

OpenX项目h：/Neal/Dimy.EXP

分析文件进展

CREATE芯片-进步-名称WGEN7 -目标SARTAN2 -器件2S150 FG45 6 -速度- 6 -频率200 -保存WGEN

当前芯片WGNE7

StIdPADIOffice“不使用”/WGE7/Clkd & lt；= =这里是插入的行。请务必使用分层名称。

优化芯片名称WGE7优化-进展

出口芯片

列表消息

关闭项目