5.1IXILIX2PrimeTime-如何获得SDF中的温度和电压比例?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1IXILIX2PrimeTime-如何获得SDF中的温度和电压比例?

描述

一般描述:

如何从XILIXX2PrimeTIME得到SDF,这些值反映了在实现过程中所做的温度和电压分配?

解决方案

你在这里提出了一个非常重要的话题。为了生成

正确的SDF文件反映特定的T(V,温度,电压),我们需要

用-P开关运行NGANDNO。-p开关在PCF文件中读取

包含期望的T和V。

这意味着您需要一组特定的SDF、Verilog NETLIST用于每对

我将要求RAJ为您创建两套NETLIST和SDF

V和T之后:

t=85℃

V= 1.70V

T=40C

V= 1.90V

RAJ,请用每一组T AV修改PCF文件并发送

约翰生成的Verilog和SDF文件。

Shiv,请确保这个特性被放置在回归套件中。

克里斯,请添加一个解决方案记录来覆盖这一点。

谢谢,

哈米德

“巴尔加斯,John B.”写道:

拉吉,

gt;

我今天更详细地分析了JTAG路径,我能够

然后逐点比较。我可以看到5.1i的输出。

gt:ngdtover和xLimx2PrimeTimes,标注为PrimeTimes

完全错误,但你发送的值更相似。

跟踪值。

gt;

(4)这意味着除了黄金时间,我们不能做任何事情。

转换文件。你知道我们什么时候可以得到我们自己的版本吗?

能做转换吗?

gt;

GT;5)即使你发送的文件,数据仍然是不一样的。

gt;

例如,对于您发送的文件中的以下路径:

DefineEndpoints FromFFs

GUT/MPT/PROC/ISSeal/ICORIGROMPLAG/IJTAGAPPORT/IY-Debug Galp/DATIILATCHCH〔2〕

定义端点

GUT/MPT/PROC/ISSCORE/ICORIGIONCHEM/IJTAGAPPORT/IY Debug GROUT/SHIFTTY寄存器[2 ]

gt;

痕量8c/1.70v= 10635nS

痕量-40C/1.90V=5.48 7Ns

然而,PrimeMin(-max和-min)=1401NS

gt;

如果我在SimPlice库上做一个报告,我会得到

操作条件:

gt;

命名过程临时电压树型

gt;

——————————————

WCCOM 1 70,4.75 WHOST案例

gt;

因此,我如何在特定的集合上运行PrimeTimes分析?

与跟踪值匹配的温度/电压条件?

gt;

John V.

gt;

原始消息—–

来自:巴尔加斯,John B.

发送:星期四,2003年2月13日12:55下午

“Raj Klair”

主题:RE:黄金时段翻译

gt;

拉吉,

gt;

(1)非常感谢你的翻译。我一直在调查它,现在

我看不见Jtag地区的持仓错误。

这是个好消息,但不是故事的结尾,因为这个NCD有一个

工作JTAG。我已经为这个版本附加了一组文件。

设计(同样的NGD),简单地重新放置和路由并结束。

失败的JTAG。如果你能翻译这个,那么我们会有一个好的。

同一设计的样品,失败的样品和经过的样品。

gt;

gt;2)我尝试使用您提供的相同约束文件(SDC),但使用

我用5.1i生成的SDF和.v文件。

相同的源文件。用5.1i NGD2VER和XILIX2PrimeTIME得到

在JTAG上保持错误,用你的翻译我不会。

gt;

你能解释一下你的新SDF和V文件有什么不同吗?

正在产生吗?

gt;

(3)我确实看到了一些我无法解释的设置错误,我正在尝试时间。

相同路径

有黄金时间和踪迹。我将尽快向您发送更多的细节。

gt;

John V.

gt;

原始消息—–

来自:Raj Klair [邮递:RVKLAIL@ XILIXX.CO]

发送:星期二,2003年2月11日下午6:39

巴尔加斯,John B.

主题:RE:黄金时段翻译

gt;

约翰,

gt;

请随函附上设计文件(UNISYS.TAR .GZ)。

这些文件是由FPGA-TopyPiSn.NGD和C4FT…UCF构建的。

gt;

gt;1。对于时间GRP SPIX输入抵消掉。已应用于

输入端口(您可以使用偏移量)。在这些端口之前)。

gt;

这些输入端口是:

gt;

棘突

刺参

(3)

(2)

(1)

(0)

棘突

棘突

gt;

gt;2。在内部网上定义周期。这些是:

gt;

gftSycIsPz(在FPGA-TopixPIN中手动更改为FSycCixPz)

G.MPYJTYTCKZ(在FPGA-TopixPIN中手动更改为MPYJTYTCK)

gt;

如果您需要更多的帮助,请随时与我联系。

尊重。

gt;

问候,

gt;

Raj

gt;

“巴尔加斯,John B.”写道:

& gt;

&

& gt;

我不知道是否有更新的翻译。你跑进去了吗?

问题?有什么我能帮忙的吗?

& gt;

还有关于最后一次追踪和黄金时间差异的新闻。

关于持仓违规的网表?

& gt;

John V.

& gt;

&原始消息—–

Hamid Agah:[ Melto:HAMID.AGAH] XILIXX.com

发送:星期日,二月09, 2003∶05 05

巴尔加斯,John B.

Raj Klair;Chris Zeh

主题:RE:黄金时段翻译

重要性:高

& gt;

嗨,约翰,

& gt;

gt;gt;1。Raj Klair正在研究你的设计,应该能够提供给你。

有了新的网表,

和SDC,SDF文件有望在星期一之前完成。RAJ,请验证文件和

然后

将它们转发给

&约翰。也请包括.TWR(PAR报告)。

& gt;

gt;gt;2。当我离开时,请联系Chris Zeh @(Chel.ZeH@ XILIXX.com)

进一步跟进

黄金时段的问题。

& gt;

我2/20点钟回来。

& gt;

哈米德

& gt;

“巴尔加斯,John B.”写道:

& gt;

&哈米德;

& gt;& gt;

我终于开始和黄金时间在一起了,我看到的不同。

结果优于跟踪工具。我想努力把它联系起来。

……

gt;& gt;& gt;通过定时相同路径和分析段延迟来设计。

细节;

然而,我们已经显著改变了设计和约束条件。

你为我们加工的那个。

& gt;& gt;

G.&G.&G.;附加的是一个新的约束文件。你能把这个翻译一下吗?

& gt;& gt;

而且,我能用译者版本I来执行SDF文件创建吗?

&有

然后使用更新后的约束条件?还是我也需要你这么做?

请登录后发表评论

    没有回复内容