4.2i基础- ViTEX II,DCM -当我使用一个DCM的示意性ViTEX II设计时,M和D值的变化没有出现在仿真中-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i基础- ViTEX II,DCM -当我使用一个DCM的示意性ViTEX II设计时,M和D值的变化没有出现在仿真中

描述

关键词:ViTEX II,DCM,示意图,属性,时钟,除法,CKDVVI,CKFXXY,除法,乘法

紧迫性:标准

一般描述:
当我使用一个DCM在一个示意性的ViTEX II设计上,并且我改变了CKDVVILILL或CLKFXY划分、CKFXXY乘法等时,新的参数不影响仿真。仿真总是设置为M=4和D=1的默认值。

解决方案

DCM参数以“属性”语句的形式包含在EDIF文件中。逻辑仿真器不读取这些属性,因此无法仿真这些参数化的函数。

如果您想仿真这些器件特性,则必须使用不同的仿真器。

请登录后发表评论

    没有回复内容