5.1i ViTEX-II在VITEX-II器件中是否存在对iBFG、DCM和BUFG/BUFGMUX路由的限制?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i ViTEX-II在VITEX-II器件中是否存在对iBFG、DCM和BUFG/BUFGMUX路由的限制?

描述

关键词:ViTEX-II、BIFFG、BUFG、DCM、路由、路由、专用、象限

紧迫:热

一般描述:
在ViTeX II器件上是否存在对iBFG、DCM和BUFG路由的限制?这些限制在ES硅和生产器件之间是相同的吗?

(在工程样品(ES)硅中,在象限内,只有专用路由从IBUFGs到DCMS或BUFGS。因此,如果将时钟馈送到象限1中的iBFG中,它只能在同一象限中馈送DCMS或四个BUFG。如果尝试在另一个象限中使用DCMS或BUFGS,则使用本地路由,因此您将看到比专用路由大得多的延迟。

解决方案

是的,在ViTEX II中对IGBFG-DCM-BUFG路由有限制。在ES和生产器件中对IGBFG-DCM路由的限制是不同的,并且对ES和生产器件中的DCM-BUFG路由的限制是相同的。

iBFG-DCM路由

在工程样本中,由于缺乏跨不同象限的互连,必须约束IGBFG和任何连接的DCM(通过约束文件)以在相同的象限中进行适当的功能。

在生产器件中,所有八个iBFGS都有专用路由到器件的同一边缘(顶部或底部)的所有DCM。(请参阅下图),此限制将由4.1i Service PACK 3中的软件正确检查。有关更多信息,请参见(赛灵思解答12719).

DCM-BUFG路由

通常,每个DCM可以连接到最多四个BUFGS。有两个具有共享专用路由资源的缓冲器,如果两者都由相同的DCM驱动,则两个其中的一个必须使用非专用路由资源来驱动;这导致设计失败。如果缓冲器从左到右编号为1到8,则有四对排他性:1:5、2、6、3、7、4∶8。如果在站点1中放置了缓冲器,则不应将另一个DCM驱动的另一个放在站点5中(请参阅下图)。这个限制将由4.1i服务包1中的软件检查。欲了解更多信息,请参阅(赛灵思解答12246).

IBUFG-DCM-BUFG restriction
iBFG-DCM-BUFG限制

DCM-BuffgMUX路由

DCM-BUFGMUX路由限制是DCM-BUFG路由的超集,因为BUFG是用配置为总是选择输入I/ 0的BUFGMUX来实现的。下图描述了在iBFG-DCM-BUFGMUX连接上的完整可用路由资源。

IBUFG-DCM-BUFGMUX routing restriction
IGBFG-DCM-BUFGMUX路由限制

注意:在4.1i软件中,您需要设置环境变量XiluBITGANEXVIETEX2ES,以便为ES和生产硅生成正确的位流。(请参阅(赛灵思解答12326)欲了解更多信息)。

这个环境变量将打开DRC检查IGBFG-DCM路由,甚至在生产硅。这是进一步解决。(赛灵思解答12719).

有关将位置约束应用于DCM的示例,请参见(赛灵思解答12054).

请登录后发表评论

    没有回复内容