4.1i ProjaveNaviger-对于某些较低级别的模块,Verilog设计的层次结构没有得到解决。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i ProjaveNaviger-对于某些较低级别的模块,Verilog设计的层次结构没有得到解决。

描述

关键词:Verilog,ISE,层次结构,模块,项目导航器

紧迫性:标准

一般描述:
在Verilog设计中,ISE没有正确地组织“项目源”窗口中的分层文件。

解决方案

重新安装软件将解决这个问题。

其他可以解决问题的选择是:

1。关闭和重新开放ISE。
2。综合顶层模块。
三。手动创建丢失的*.jd文件。

请登录后发表评论

    没有回复内容