描述
关键词：核心发生器、COREGEN、快波、误差
紧迫性：标准
一般描述：
当用FSWEEW 7编译LFSRIV1V0.0.VHD文件时，出现以下错误消息：
VHDL编译器，版本7.01
版权所有（C）2001，InvestEDA公司。
工作库XILIXXCORILB“.XILIXXCORILB LIB”。
编译：“\SRC\xILIXXCORILB\LFSRIV1V0.VHD”第1行…
库SyopopsiS.LIB（逻辑名称：SyoSysS）隐式打开。（LIABACCESS／124）
编译实体XILIXXCORIEB.DVUNITITH-BHV
编译：“\SRC\xILIXXCORILB\LFSRIV1V0.VHD”第58行…
错误[138 ]：：文件。\SRC\xILIXXCORILB\LFSRIV1V0.VHD线191：选择表达式应该是局部静态的。
解决方案
一
如果您不使用LFSR V1Y0，（并且不打算在不久的将来使用它），可以从VHDL分析命令中删除LFSRIV1V0.0.VHD文件，并且不会发生编译错误。
如果您决定使用LFSR V1Y0内核，则应该能够生成并实现它。但是，你不能在这个核心上执行行为仿真。然而，有一种选项来执行后NGDBug仿真。请看（赛灵思解答8065）欲了解更多信息。
二
如果您仍然希望能够对LFSR进行行为仿真，请遵循以下快速工作：
1。注释LFSRIV1V0.0.VHD的102-133行（从case到结束的整个case语句）。
2。用线替换它：CurlStand & lt；＝0；
因为这将完全打破DATAXHualID和NexOnStand输出的功能，所以不能用这些输出端口中的任何一个产生核。这项工作应该允许通过消除问题案例语句来编译代码。
三
MTI VHDL仿真器未检测到LFSRIV1V0.VHD文件中存在的问题。目前，Xilinx只使用MTI仿真器测试XilinxCordilb，因此，如果使用其他仿真器，可能会发现一些问题。
这个问题被安排在即将到来的IP更新中。然而，由于IP开发人员目前无法访问NC-VHDL，所以我们不能保证哪个IP更新将包含修复。
四
为了解决这个bug，您必须创建基于XNOR反馈的Fibonacci实现自己的LFSR。
没有回复内容