描述
关键词:COREGEN,IP4,对偶,块,内存,深度
紧迫性:标准
一般描述:
使用核心生成器3.1 IP更新4,我创建一个IP“双端口块存储器”V3Y2,具有以下参数:
港口A:
宽度=4
深度=8
只读
Port B:
宽度=32
深度=1
只写
当我生成IP时,一个错误报告:“PARAM&LT的非法十进制值;深度b& gt;”。
解决方案
这个核心的块内存深度不允许1——所有深度必须是2或更大。在双端口块内存核心的定制GUI中有一个bug,允许用户选择端口B的非法“1”宽度。
这个问题已经被固定在双端口块存储器V4Y0中,它可用4.1IIP更新1。IP更新可从:
HTTP://www. XILIX.COM/IPCCANT/COREGEN/UPDATET.HTM
没有回复内容