4.1i核心生成器——用双/单端口块存储器综合ISE设计，导致了“错误：XST：1024—MexyYyPosiv.VF线33”。没有命名为“Celk’”的端口-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面