61i TrCE-一个由CLK约束的路径在定时报告和TimeExcel中被不同地报告。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

61i TrCE-一个由CLK约束的路径在定时报告和TimeExcel中被不同地报告。

描述

一个时钟的设计的定时报告报告来自不同时钟网络的时钟的路径。(该第二时钟网络独立于第一时钟。)

解决方案

在4.1i和较新的软件版本中,如果时钟是独立的,则需要两个时钟周期约束;这些工具将不会在时钟域之间进行分析。

请登录后发表评论

    没有回复内容