描述
关键词：核心生成器、COREGEN、XILIXXCORIELB、NC-VHDL、仿真器、编译、LFSR、DYIP4
紧迫性：标准
一般描述：
当我用NC-VHDL编译XILIXXCORIELB时，在LFSRIV1V0.VHDD上报告了以下错误：
“错误21：预期类型整数的局部静态表达式。”
（声明的整数是CySig.）
解决方案
一
MTI VHDL仿真器未检测到LFSRIV1V0.VHD文件中存在的问题。目前，Xilinx只使用MTI仿真器对XilinxCoreLib进行测试，因此，如果使用其他仿真器，可能会发现一些问题。
这个问题被安排在即将到来的IP更新中。然而，由于IP开发人员目前无法访问NC-VHDL，所以我们不能保证哪个IP更新将包含修复。
二
如果您不使用LFSR V1Y0，（并且不打算在不久的将来使用它），可以从VHDL分析命令中删除LFSRIV1V0.0.VHD文件，并且不会发生编译错误。
如果您决定使用LFSR V1Y0内核，则应该能够生成并实现它。但是，你不能在这个核心上执行行为仿真。
但是，有一个选项来执行后NGDBug仿真；请参见（赛灵思解答8065）欲了解更多信息。
三
如果您仍然希望能够对LFSR进行行为仿真，请遵循以下快速工作：
1。注释LFSRIV1V0.0.VHD的102-133行（从case到结束的整个case语句）。
2。用线代替这个：CurlStand & lt；＝0；
因为这将完全打破DATAXHualID和NexOnStand输出的功能，所以不能用这些输出端口中的任何一个产生核。这项工作将允许通过消除问题案例语句来编译代码。
没有回复内容