为什么会产生与PCI内核信号/引脚serrn(SERR#)相关的DRC错误?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么会产生与PCI内核信号/引脚serrn(SERR#)相关的DRC错误?

SERR#被定义为PCI本地总线规范中的漏极开路引脚。

在某些PCI应用程序中,可能需要PCI代理来监视SERR#引脚,以便代理可以正确响应系统错误情况。

当使用其中一个Lattice PCI IP内核作为Lattice FPGA系列之一时,serrn(SERR#)的IO_TYPE可能已设置为PCI33,但不允许OPENDRAIN作为选项。

由于漏极开路引脚/信号不受AD,C / BE#信号等严格的建立/保持时间要求的限制,因此可以使用适当的驱动器将serrn的IO_TYPE更改为LVCMOS33。

例如,下面的约束可以包含在.lpf文件中。

IOBUF PORT“serrn”IO_TYPE = LVCMOS33 DRIVE = 8;

请登录后发表评论

    没有回复内容