3.1i核心生成器-“错误:一些初始值与内存初始化基数或数据宽度不匹配”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i核心生成器-“错误:一些初始值与内存初始化基数或数据宽度不匹配”

描述

关键词:分布式存储器、双端口块存储器、单端口块存储器

紧迫性:标准

一般描述:
对小数点数据和行提要的COE文件没有正确地分析一些内核;因此,当加载一个.COE文件时,可能会看到以下错误,其中使用10的基数来指定内存初始化值,并且数据被分成单独的行:

“错误:一些初始值与内存初始化基数或数据宽度不匹配。按“显示值”按钮查看它们。

冒犯的COE文件看起来像这样:

内存初始化初始化=10;
存储器初始化=237=52、88、99、101、63、0、75
237 52 88 88 99 101 63 0 75
237 52 88 88 99 101 63 0 75
237 52 88 88 99 101 63 0 75
237 52 88 88 99 101 63 0 75
237 52 88 88 99 101 63 0 75
237 52 88 88 99 101 63 0 75
237、52、88、99、101、63、0、75;

当基数为10时,分析行提要存在问题。这个问题发生在以下核心:

分布式存储器V4.1
双端口块存储器V3.1
单端口块存储器V3.1

对于分布式内存核心,如果单击“显示系数”(不是消息所示的“显示值”),则会看到每条数据线中的最后一个值与下一行中的第一个数字连接。这导致超过16的数据宽度的损坏值(75237)。

解决方案

若要解决此问题,请将内存中的所有数据值合并到一行中。

这个问题已被固定在4.1i IP更新1中,可在:
HTTP://www. XILIX.COM/IPCCANT/COREGEN/UPDATET.HTM

必须使用4.1i Xilinx实现工具来使用4.1i IP更新。

请登录后发表评论

    没有回复内容