VIETEX II -周期周期抖动和周期抖动之间的区别是什么(如ViTEX II数据表中所讨论的)?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIETEX II -周期周期抖动和周期抖动之间的区别是什么(如ViTEX II数据表中所讨论的)?

描述

在ViTEX II FPGA数据表中讨论周期周期抖动和周期抖动之间的区别是什么?

解决方案

周期抖动和周期周期抖动是表征时钟抖动的两种(多种)方式。这两个规范描述从平均值的统计变化。

周期抖动是在采样时钟周期的集合中的所有时钟周期的平均时钟周期的最坏情况偏差(通常是100000到1M +样本用于规范目的)。在周期抖动的直方图中,平均值是时钟周期。

周期周期抖动是在采样时钟周期的集合中相邻时钟周期之间的时钟周期差的最坏情况。在循环周期抖动直方图中,平均值为零。

例如,在低频模式下,您指定周期周期抖动的+/-ps的公差和周期抖动的+/-ns的300 ns。这意味着,所有的时间,你的输入时钟周期允许变化多达+/-1纳秒。但是,从任何单个时钟周期到下一个时钟周期,变化被限制为+/-300 ps。

这两种抖动特性以不同的方式影响DCM,并且DCM比短期周期变化更能容忍长期周期变化。

请登录后发表评论

    没有回复内容