4.1i VyTEXII PAR错误:设计规则:462芯片检查:不兼容的I/O标准-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i VyTEXII PAR错误:设计规则:462芯片检查:不兼容的I/O标准

描述

关键词:设计规则:462,Chipcheck,不兼容,I/O,IO,LVDS

紧迫性:标准

一般描述:
ViTEX II砂器错误地将LVDS IO与其他I/O标准放置在同一Bank中。这导致了以下DRC错误:

错误:设计规则:462芯片检查:不兼容的IO标准。COMP PTCO2TC2KLKP的I/O标准LVDSY33和COMP TC1DOSUSTYNC的I/O标准LVCMOS18是不兼容的。它们不能在同一个I/OBank中。

解决方案

这个问题将被固定在第一4.1i服务包中。

同时,使用I/O位置约束可以避免问题。

请登录后发表评论

    没有回复内容