4.1i项目导航器-示意图中的变化未反映在测试台波形中-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i项目导航器-示意图中的变化未反映在测试台波形中

描述

关键词:SHD2VHDL,Schematic,更新,波形

紧迫性:标准

一般描述:
当我更改一个示意源时,相关的测试台波形(.tbw)不反映打开时的变化。

解决方案

这是因为在打开.tbw文件之前没有更新示意图的HDL模型。

通过右键单击“设计输入实用程序”下的“VHDL/Verilog功能模型”,并选择“重新运行”,强制HDL模型更新。

这个问题被固定在5.1i软件版本中。

请登录后发表评论

    没有回复内容