当仿真ViTEX II中的专用注册乘法器时,SI1PRES-X′生成不正确。(VHDL,Verilog)-Xilinx-AMD社区-FPGA CPLD-ChipDebug