2个E-产品设计器-组件上的字符串属性需要两套双引号(Verilog)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2个E-产品设计器-组件上的字符串属性需要两套双引号(Verilog)

描述

关键词:EngimEDA、EPD 2、DXDead、ViewDraw、HEX、String、属性、Verilog、双、引号、引号

紧迫性:标准

一般描述:
对于使用Accel= VCS的组件(即使用Verilog作为仿真源),字符串属性需要两组双引号。

解决方案

使用Verilog作为仿真模型的符号上的十六进制字符串属性值需要两个双引号(“”)。因此,如果需要更改字符串属性值(如WreWestMoad),则该值必须包含在两组双引号中,如以下示例所示:

Read EndoMod A=“Read Eng1”

然而,对于指向VHDL模型(Accel= ValTAGE)的符号(即,使用仿真器的SaveWAVE),只需要一组双引号。

例如:

RealEdMoDEYB=“Read第一”

请登录后发表评论

    没有回复内容