4.1i跟踪(TrCE)/时序分析器-路径标题中的源和目的地可能与细节路径中的源和目的不匹配-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i跟踪(TrCE)/时序分析器-路径标题中的源和目的地可能与细节路径中的源和目的不匹配

描述

一般描述:

在跟踪或计时分析器分析了我的设计之后,我打开了定时报告,并看到路径标题源和目标不符头所描述的实际路径。

解决方案

这个问题固定在最新的4.1i服务包中,可在:

HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新

包含修复的第一服务包是4.1i服务包2。

请登录后发表评论

    没有回复内容