4.1i跟踪(TrCE)/时序分析器-跨多个约束的跨时钟域路径使用不正确的周期要求-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i跟踪(TrCE)/时序分析器-跨多个约束的跨时钟域路径使用不正确的周期要求

描述

一般描述:

不正确的周期值用于跨时钟域的路径。(只有当源或目的寄存器被多个周期约束覆盖时才会发生这种情况)我如何避免这种情况?

解决方案

你可以通过消除额外的周期限制来避免这种情况。

这个问题在4.2i软件中是固定的。

请登录后发表评论

    没有回复内容