5.1i时序分析仪/TrCE(跟踪)- TIG约束不适用于设计-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i时序分析仪/TrCE(跟踪)- TIG约束不适用于设计

描述

一般描述:

TIG约束不适用于我的设计。为什么会发生这种情况?

解决方案

这个问题是由多个TIG之间的路径交叉引起的。

为了解决这个问题,将具有共同目的地组的所有TIG组合起来。这将产生正确的行为。

欲了解更多信息,请参阅(赛灵思解答9297).

请登录后发表评论

    没有回复内容