示意图-我如何锁定一个引脚在ISE示意编辑器?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

示意图-我如何锁定一个引脚在ISE示意编辑器?

描述

当我使用WebPACK或ISE中的原理编辑器时,有时我想把我的PIN锁定在Schematic上,而不是使用UCF文件。我该怎么做?

解决方案

按照以下步骤将引脚位置添加到示意图中:

1。右键单击I/O标记或连接到它的网络,并选择“对象属性”。

2。点击“新建”按钮添加一个新的网络属性。

三。输入“LOC”的属性名和PIN名称(例如P14或A21)的值,然后单击“OK”。

4。单击“OK”再次从“对象属性”对话框返回到“示意图”。

5。要查看示意图上的位置约束,请转到Add & Gt;属性窗口。在“属性名称”选项框中,键入“LOC”。最后,单击要查看LOC属性的网络。

请登录后发表评论

    没有回复内容