4.1i项目导航器“错误:HDLPARSER:162”在我综合一个示意源文件时发生-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i项目导航器“错误:HDLPARSER:162”在我综合一个示意源文件时发生

描述

关键词:退出代码:0001,WebPACK,ISE,示意图,标识符,XST,VHDL,Excel

紧迫性:标准

一般描述:
当我综合一个ECS示意文件时,在综合中报告一个错误。例如,如果我使用XST-VHDL流程来综合项目导航器中的一个名为“TestTest.SCH”的示意图,则会发出以下错误:

在库工作中编译VHDL文件C:\Test\34 Test.VHF。
错误:HDLPARSER:162 -C:\Test\34 Test.VHF行11。读取符号34,期望标识符。
—GT;
exeBoad从程序c:/xilinx/bin /nt/xSt.exe检测到“1”的返回代码。
完成:退出代码失败:0001。

注意:错误消息将根据所使用的综合流而不同。欲了解更多信息,请参阅(赛灵思解答12374)(赛灵思解答12375)(赛灵思解答12376).

解决方案

ProjaveNavigor无法识别具有主要数字字符的源文件。为了避免这个错误,请更改文件名,使其从字母字符开始(即“TestEy34.SCH”),并重新综合。

Project Navigor还将报告此错误,如果该示意图包含已分配给网名、I/O PAD或组件的VHDL关键字。

一个保留的VHDL单词列表可以在XST用户指南中找到,该指南位于软件手册中。

请登录后发表评论

    没有回复内容