VDTEXI/PRO -当DCM达到最大值255或延迟线结束时，DCM的相移输出会发生什么？

描述

关键字：VIETEX II、相位、移位、DCM、计数器、溢出、PRO

当它达到最大值255或延迟线结束时，DCM中的相移输出会发生什么？当它达到255（最大值）时，DCM中的相移计数器显示什么？

解决方案

当DCM递增/递减超过255（或- 255）时，不存在延迟线变化，并且不发生相位变化。相移值保持在±255（-255），并且“DPS溢出”信号（状态（0））变高。当PS值的变化发生在相反的方向时，“DPS溢出”信号回到Low。

如果相移不达到255（-255），但相移已经超过延迟线范围，则不会发生相位变化。除非移相计数器达到+/- 255，否则相移值继续递增或递减（见上文）。“DPS溢出”信号（状态〔0〕）变高。当在相反的方向上发生PS值的变化，并且相移值被递增或递减回到对应于延迟线中的有效绝对延迟的值时，“DPS溢出”信号返回到Low。

当相移达到255（- 255）时，相移计数器停留在其最大值255，直到它被设置为递减。状态（0）指示计数器何时超过其最大值。

笔记：

1。延迟线范围由FielySHIFT THEAR值指定，在VelTEX II和ViTEX II PRO数据表的“模块3：DC和开关特性”部分中描述（见下面的链接）。

2。在ViTEX II和VelTEXII PRO用户指南中，参考设计考虑-GT；数字时钟管理器（DCM）部分，以了解FineHeSwittStRead值如何限制变量和固定相移的更多信息。

三。实际延迟线可能比FieNeSHIFT范围更长。然而，只有延迟到FieleSwittTy-范围（相对于所选的相移模式）得到保证。你应该在这个范围内设计并使用状态（0）值来指示最大相移。

VelTEX II PRO数据表位于：

HTTP://www. xLimx.COM/Sputto/DooptTys/DATAXSEETS/DS083.PDF
ViTEX II PRO和VIETEX II Pro X FPGA用户指南位于：

HTTP://www. xLimx.COM/Sputto/DooptActudi/UsSeriGudieS/UG012PDF

ViTEX II FPGA数据表位于：

HTTP://www. xLimx.COM/Sputto/DooptTys/DATAXESEDS/DS031.PDF
ViTEX II平台FPGA用户指南位于：

HTTP://www. xLimx.COM/Sputto/DooptActudi/UsSeriGudieS/UG0.2.PDF